図１　プラズマ曝露による欠陥形成過程（プラズマダメージ）
（A）Physical Damage（物理的ダメージ）（B）Charging Damage（電気的ダメージ）（C）Radiation　Damage（光照射ダメージ）

はじめに

高度情報化社会を支える電子機器の心臓部である大規模集積回路（Ultra-Large Scale Integrated circuit：ULSI）開発は、「欠陥」との戦いである。20 世紀半ばに、シリコン（Si）と二酸化シリコン薄膜（SiO2）からなる金属– 酸化物– 半導体電界効果トランジスタ（Metal–Oxide–Semiconductor Field-Effect Transistor：MOSFET）^（1）が発明され、続いて集積回路^（2）が発明された。その後のMOSFET^（3）集積化の中で、材料中の「欠陥」がその動作および信頼性に及ぼす影響が問題視されてきた。例えば、単結晶シリコンにとって、Si 以外の元素（III 族およびV 族）は不純物として定義され、その半導体材料としての特性を大きく変動させる“ 良い” 側面を持っている。一方で、例えば、基板材中の酸素（O）や鉄（Fe）は結晶性を阻害する「欠陥」として、またSiO2膜中のナトリウム（Na）は電気特性・信頼性を劣化させる「欠陥」として認識されてきた。1990 年代には、これら“ 負”の影響を及ぼす不純物は、かなりの低レベルまで低減され、また、高信頼性が要求されるメモリデバイスでは、歩留まり改善（「欠陥」低減）のために、通常のシリコン基板の上にさらにシリコン層をエピタキシャル成長させた基板が用いられ始めた。現在では、半導体グレードシリコン基板の純度は、99.999999999%（イレブン・ナイン）とも言われている。

一般に、ULSI 製造に代表される超微細加工プロセスは、洗浄⇒成膜⇒パターニング（リソグラフィ）⇒プラズマ加工（ドライエッチング）⇒アッシング/ 洗浄のサイクルで進められる^（4）。現在、最先端ULSI には、最小加工寸法が20 nmレベルのMOSFET^（3）が数十億個搭載されている。その結果、原子レベルの高い加工精度（数 nm レベル）が必要とされている。プラズマ加工は、反応性イオンエッチング（Reactive Ion Etching：RIE）と言われるメカニズム^（5）で実現されている。しかしながら現在、最先端ULSI プラズマ加工で新たに形成される「欠陥」が問題視されている。それらプラズマ加工における「欠陥」形成機構は、“ プラズマダメージ” ^（6）と呼ばれている。プラズマダメージは大きく分けて三つのメカニズムに大別される^（7）。その様子を図1に載せる。（A）Physical Damage（物理的ダメージ）は、シース（Sheath）^（5）と呼ばれるプラズマ-固体表面境界領域で加速されたイオンが材料表面に衝突することにより、「欠陥」が形成される現象である。（B）Charging Damage（電気的ダメージ）は、プラズマからの電子・イオン電流による効果であり、これらが誘発する伝導電流によってデバイス内に過大電流が流れ、「欠陥」が形成される現象である。（C）Radiation Damage（光照射ダメージ）は、プラズマからの高エネルギー（短波長）光子が、材料中の原子間結合を切断することにより、「欠陥」が形成される現象である。プラズマダメージは、 MOSFET の動作電圧であるしきい値電圧を変動させ^（8）、また、駆動力を低下させ^（9）、ULSI の消費電力や特性ばらつきを増大させる^（10）。さらには、信頼性寿命を劣化させる要因^（11）にもなる。このように、プラズマダメージは現在、ULSI 設計における最重要課題となっている。