なかなか難しいお題を頂いてしまいました。これを機に半導体と材料力学の関係につ いて半導体屋・パッケージ屋として少し考えを巡らせてみました。半導体デバイスでは、量子力学の世界の現象を電気的な現象として私たちの扱えるところまで引き出しています。W. Schockley らがトランジスタを発明してから半世紀、Siプレーナー技術が開発され集積回路が実現してから40年弱、私たちは、ひたすら半導体加工技術の微細化による集積度の向上を図ってきました。このことは、半導体の歴史の中でなんら変わっていません。半導体デバイスを開発していく上では、特に最近の高集積化されたデバイスでは１個の微細なトランジスタ（0.2μｍ以下の寸法）の周りの応力、配線に対する応力、パッケージとSiを接続するが故の応力、またパッケージを実装基板に搭載する際の信頼性等々材料力学のお世話にならない領域はありません。しかし、これまでは、えてして、半導体屋・パッケージ屋は材料力学には詳しくなく、色々トラブルが起きてから“材力屋”へ相談に行くことが多かったように思います。そこには、microscopicな現象から成り立つmacroscopic な現象を取り扱う点は共通でありながら、取り扱い方法や言語の違いによる壁があったのかもしれません。最近は、我々も開発段階から力学的な観点からのチェックも取り入れるようになってきて少しは改善されてきていると思います。ただ、なかなか半導体の開発のスピードに材力屋のスピードが噛み合っていないように見えます。材料力学を目の前の課題へスピーディに応用するということが両者の狭間領域になってしまっており、改善が求められるところです．
　最近の半導体デバイスでは、トランジスタや配線の微細化ばかりでなく配線が４層、５層と多層化しています。また、デバイスの端子数は増加の一途であり、プリント基板やテープを使ったBall Grid Array等新しいパッケージが開発されています。いずれも新しい加工方法、材料が取り入れられています。それに伴い、トランジスタや配線、キャパシター等微細加工後の残留応力の問題や、パッケージにおける剥離・亀裂進展、接続バンプの疲労によるクラック進展のような動的微細解析技術等々、解決が必要な新しい課題も次々に出現しています。半導体デバイスは、材料力学の面からも宝の山です。みなさんのチャレンジを待っています。